systemverilog

SystemVerilog的隐含随机约束

SystemVerilog的隐含随机约束A -> B中，如果表达式A是真的话，那么约束块B起作用。隐含执行器在本质上倾向于显示它们是单向的，但是，这里有一个双向效应，即如果约束B为真的可能性很小的话，则A为真的可能性也非常小。